存儲器是計算機系統中必不可少的組成部分，用來存放計算機系統工作時所用的信息——程序和數據。根據其在計算機系統中的地位可分為內存儲器(簡稱內存)和外存儲器(簡稱外存)，內存儲器又稱為主存儲器(簡稱主存)，外存儲器又稱為輔助存儲器(簡稱輔存)。內存儲器通常由半導體存儲器組成，而外存儲器的種類較多，通常由磁盤存儲器、光盤存儲器及磁帶存儲器等組成。本節主要介紹幾種典型的半導體存儲器芯片的結構及外特性。
一、概述
(一)半導體存儲器的分類
半導體存儲器的特點是：①速度快、存取時間可為ns級；②集成化，不僅存儲單元所占的空間小，而且譯碼電路和緩沖寄存器以及存儲單元都制作在同一芯片中，體積特別小：③非破壞性讀出，特別是半導體靜態存儲器，不僅讀操作不破壞原來的信息，而且不需要再生，這樣既縮短了讀寫周期，又簡化了控制操作。
從器件組成的角度來分類，半導體存儲器可分為單極型存儲器和雙極型存儲器兩種。雙極型存儲器是用TTL(Transistor-Transistor Logic，晶體管一晶體管邏輯)電路制成的存儲器，其特點是速度快、功耗不大，但集成度較低；單極型存儲器是用MOS(Metal--Oxide-Semiconductor，金屬氧化物半導體)電路制成的存儲器，其特點是集成度高、功耗低，價格便宜，而且隨著半導體集成工藝和技術的長足進展，目前MOS存儲器的速度已經可以同雙極型TTL存儲器媲美。
從存儲器工作特點、作用和制作工藝的角度來分，又可分為如下幾種：
1．隨機存取存儲器RAM(Random Access Memory)
RAM的特點是存儲器中信息能讀能寫，且對存儲器中任一存儲單元進行讀寫操作所需時間基本上是一樣的，RAM中信息在關機后即消失。又可分為靜態RAM(SRAM)和動態RAM(DRAM)兩種。
（1）SRAM。雙極型SRAM利用最簡單的TTL電路由兩個雙發射極晶體管和兩個電阻構成的觸發器電路組成；而MOS管組成的單極型SRAM是由6個MOS管組成的雙穩態觸發電路。SRAM的特點是只要電源不撤除，寫入SRAM的信息將不會消失，不需要刷新電路。同時再讀出時不破壞原存信息，一經寫入可多次讀出。SRAM的功耗較大，容量較小，存取速度較快。
（2）DRAM。DRAM是利用MOS管的柵極對其襯底間的分布電容來保存信息，以儲存電荷的多少，即電容端電壓的高低來表示“1”和“0”。DRAM的每個存儲單元所需的MOS管較少，可以由4管、3管和單管MOS組成，因此DRAM的集成度較高、功耗也低。但缺點是保存在DRAM中的信息——MOS管柵極分布電容上的電荷會隨著電容器的漏電而逐漸消失，一般信息保存時間為2ms左右。為了保存DRAM中的信息，每隔1～2ms要對其刷新一次，因此采用DRAM的計算機必須配置刷新電路。另外，DRAM的存取速度較慢，容量較大。一般微機系統中的內存都采用DRAM。
2．只讀存儲器(Read Only Memory)
ROM的特點是用戶在使用時只能讀出其中信息，不能修改和寫入新的信息，存儲單元中的信息由ROM制造廠在生產時一次性寫入，ROM中的信息在關機后不會消失。這種ROM稱為掩膜ROM(Masked ROM)。此外，ROM還有如下幾種類型。
(1)PROM(Programmable ROM，可編程ROM)。PROM中的程序和數據是由用戶自行寫入的，但一經寫入，就無法更改，是一次性寫入的ROM。
(2)EPROM (Erasable Programmable ROM，可擦除可編程ROM)。EPROM可由用戶自行寫入程序和數據，寫入后的內容可由紫外線照射擦除，然后可重新寫入新的內容，EPROM可多次擦除，多次改寫。這種由紫外線擦除的EPROM也可表示為UVEPROM(UVUltraViolet，紫外線)。
(3)E2PROM(Electrically Erasable Programmable ROM，電可擦除可編程ROM)。可用電信號進行清除和改寫的存儲器，使用方便，芯片不離開插件板便可擦除或改寫其中的數據。又可表示為EEPROM或EAPROM(Electrically Alterable ROM，電可改寫的ROM)。E2PROMR使用方便，但存取速度較慢，價格較貴。
(二)半導體存儲器的主要技術指標
1．存儲容量
一個半導體存儲器芯片的存儲容量是指存儲器可以容納的二進制信息量，以存儲器中存儲地址寄存器MAR的編址數與存儲字位數的乘積表示。例如，某存儲器芯片的MAR為16位，存儲字長為8位，則其存儲容量為216×8位=64K×8位，64K即16位的編址數；20位MAR的編址數為1M。圖5—1中M位地址總線、N位數據總線的半導體存儲器芯片的存儲容量為2M×N位。
對于一個微機系統而言，有關存儲容量還需搞清兩個概念，一個是由系統地址總線決定的內存最大容量，另一個是內存的實際裝機容量。例如，一個PC486機，其地址總線為32位，則內存允許的最大容量為232=4GB(4×109字節)，而實際裝機容量可能只有4MB或2MB。
2．存儲速度
存儲器的存儲速度可以用兩個時間參數表示，一個是“存取時間”(Access Time)TA，定義為從啟動一次存儲器操作，到完成該操作所經歷的時間。例如，在存儲器讀操作時，從給出讀命令到所需要的信息穩定在MDR(存儲數據寄存器)的輸出端之間的時間間隔，即為“存取時間”；另一個是“存儲周期”(Memory Cycle)TMC，定義為起動兩次獨立的存儲器操作之間所需的最小時間間隔。通常存儲周期Tmc略大于存取時間TA。存儲速度取決于內存儲器的具體結構及工作機制。
3．可靠性
存儲器的可靠性用MTBF(Mean Time Between Failures)平均故障間隔時間來衡量，MTBF越長，可靠性越高，內存儲器常采用糾錯編碼技術來延長MTBF以提高可靠性。
4．性能／價格比
這是一個綜合性指標，性能主要包括三項指標——存儲容量、存儲速度和可靠性。對不同用途的存儲器有不同的要求。例如，有的存儲器要求存儲容量，則就以存儲容量為主，有的存儲器如高速緩沖器，則要求以存儲速度為主。
(三)內存儲器的基本結構
計算機系統中內存儲器的基本結構如圖5—1所示，圖中還畫出了內存儲器與CPU的連接和信息在其間流動的概貌。
圖5-1中，虛線框為內存儲器，其中MB為存儲體，是存儲單元的集合體，內存儲器通過M位地址線、N位數據線和一些有關的控制線同CPU交換信息。M位地址線用來指出所需訪問的存儲單元的地址，N位數據線用來在CPU與內存之間傳送數據信息，而控制線用來協調和控制CPU與內存之間的讀寫操作。當CPU起動一次存儲器讀操作時，先將地址碼由CPU通過地址線送入地址寄存器MAR，然后是控制線中的讀信號線READ線有效，MAR中地址碼經過地址譯碼后選中該地址對應的存儲單元，并通過讀寫驅動電路，將選中單元的數據送入數據寄存器MDR，然后通過數據總線讀入CPU。
(四)存儲器中的數據組織
計算機系統中，作為一個整體一次存放或取出內存儲器的數據稱為“存儲字”，例如8位機的存儲字是8位字長(即一個字節)；16位機的存儲字是16位字長；32位機的存儲字是32位字長……。在現代計算機系統中，特別是微機系統中，內存儲器一般都以字節編址，即一個存儲地址對應一個8位存儲單元。這樣一個16位存儲字就占了兩個連續的8位存儲單元。在Intel80X86系統中，16位存儲字或32位存儲字的地址是2個或4個存儲單元中最低端的存儲單元中的地址，而此最低端存儲單元中存放的是32位字中最低8位。例如，32位存儲字12345678H存放在內存中的情況如圖5-2(a)所示，占有23400H一24303H4 個地址的存儲單元，其中最低字節78H存放在24300H中，則該32位存儲字的地址即24300H。32位存儲字在內存中的存放情況也有相反排列的情況，如在Motorola的680X0系統中，該32位存儲字的存放情況如圖5-2(b)所示，最高8位信息12H存放在最低地址24300H，32位存儲字的地址24300H指向最高8位的存儲單元。
(五)存儲系統的層次結構
在現代高性能的計算機系統中，對存儲器既要求速度很快，又要求容量很大，同時價格又要合理，按照現在所能達到的技術水平，僅僅用一種技術組成單一的存儲器是不可能同時滿足上述要求的，只有采用層次結構，把幾種存儲技術結合起來，才能解決存儲器高速度、大容量和合理成本三者的矛盾。圖5-3為一種典型的存儲層次結構。
1．主存一輔存存儲層次
輔存是外部設備的一部分，其編址和主存編址無關。操作系統的形成和發展使得程序員盡可能擺脫主存、輔存之間的地址定位，同時形成了支持這些功能的“輔助軟硬件”，通過軟、硬件結合，把主存和輔存統一成一個整體、形成一個主存一輔存存儲層次，如圖5-4所示。
主存一輔存存儲層次從整體上看，其速度接近于主存的速度，其容量則接近于輔存的容量，而每位平均價格也接近于廉價的慢速的輔存平均價格。這種存儲系統的不斷發展和完善逐步形成了現在廣泛使用的虛擬存儲系統。主存一輔存存儲層次解決了存儲器的大容量要求和低成本之間的矛盾。
2．Cache--主存存儲層次
在計算機系統中，主存的速度一般與CPU的速度有一個數量級的差距，主存速度成為限制CPU速度潛力的重要因素。為此，從系統結構和組織上著手，在主存和CPU之間設置高速緩沖存儲器(Cache，簡稱高速緩存)，構成了Cache---主存存儲層次，要求Cache在速度上能跟得上運算器和控制器(即CPU)的要求。Cache--主存間的地址映象和調度吸取了主存一輔存存儲層次的技術，不同之處是因其速度要求高，不是由軟、硬件結合來實現，而是完全由硬件來實現，如圖5-5所示。
Cache--主存存儲層次的速度，從CPU的角度看是接近于Cache的，但其容量是主存的，而每位的價格也接近于主存，解決了速度與成本之間的矛盾。
3．存儲層次結構的組成原則
在圖5-2所示的存儲層次結構中，層次結構各部分的特點是：
(1)每位價格從上往下依次減小；
(2)存儲容量從上往下依次增加；
(3)存取速度從上往下依次減慢；
(4)CPU的訪問頻度從上往下依次減小。
上述4個特點中(1)、(2)、(3)是這種層次結構組成的原則，即從上往下逐級用容量較大、價格較低、速度較慢的存儲器來支援和補充上一級容量較小、價格較高、速度較快的存儲器。(4)則是這種層次結構得以成功的關鍵。
二、RAM芯片的結構、工作原理及典型產品
(一)RAM芯片的內部結構
典型的RAM芯片內部結構框圖如圖5-6所示。
在容量較大的存儲器中，往往把各個存儲字統一組織在一個存儲芯片中，圖5-6的存儲體中有1024個存儲單元，是1024個存儲字中的同一位，每一個存儲單元存儲一位信息，如果存儲字為N位字長，則由N個這樣的RAM芯片可組成1024個N位存儲字。圖中1024個存儲單元通常排列成矩陣形式，即32×32矩陣，10條地址線(A9~A5)分為行線（A4~A0）和列線(A9～A5)，由行線(X選擇線)和列線(Y選擇線)的重疊來選擇所需要讀寫的存儲單元，這樣可以簡化譯碼電路和驅動電路。
1．SRAM的存儲單元
存儲單元是構成存儲器的最基本的單位，用以存儲一位二進制信息。大量的存儲單元有規則地結合就是一個“存儲體”。典型的靜態RAM存儲單元如圖5-7所示，這是一個6管靜態存儲單元。
圖中，T1，T2為放大管，T3，T4為負載管，這4個MOS管組成一個RS觸發器，T5，T6是行選門控管，行選信號為高電平時，T5，T6管才導通。T7，T8是列選門控管，列選信號為高電平時，T7，T8管才導通。只有行、列選信號同時為高電平時，觸發器才能與數據線接通，進行讀寫操作，圖5-7中虛線框內T1～T6構成一個存儲單元。
2．單管DRAM的存儲單元
單管DRAM的存儲單元如圖5-8所示。該存儲單元中只有一個門控管Ts，信息存放在分布電容Cs上，當Cs上充有電荷時，表示其上存儲的信息為“1”，當電容上無電荷時，表示其上存儲的信息為“0”。
這種存儲單元除了要刷新外，還要解決一個問題，這就是Cs上表示“1”的信號電平太低，只有0．2V左右，讀出時Cs還要與數據線上的分布電容進行分壓，真正輸出的高電平只有0．1V左右，因此需要對輸出信號進行放大。另外，Cs上信號被讀出后，“1”電平也由0．2V變為0．1V，所以這種電路是一種破壞性讀出電路，讀后必須重寫，用單管動態存儲單元組成的DRAM芯片中有一個靈敏再生放大器，用來實現存儲單元信息放大和動態刷新。
(二)SRAM典型芯片舉例
1．SRAM芯片HM6116
HMl6116是一種2048X8位的高速靜態CMOS隨機存取存儲器，其基本特征是：
(1)高速度——存取時間為100ns／120ns／150ns／200ns(分別以6116—10，6116—12，6116—115，6116—20為標志)；
(2)低功耗——運行時為150mW，空載時為100mW；
(3)與TTL兼容；
(4)管腳引出與標準的2KX8的芯片(例如2716芯片)兼容；
(5)完全靜態——無需時鐘脈沖與定時選通脈沖。
HM6116的引腳排列見圖5-9。
HM6116的內部功能框圖如圖5-10所示。
HM6116芯片的存儲容量為2KX8位，片內有16384(即16K)個存儲單元，排列成128×128的矩陣，構成2K個字，字長8位，可構成2KB的內存。該芯片有11條地址線，分成7條行地址線A4～A10，4條列地址線A0～A3，一個11位地址碼選中一個8位存儲宇，需有8條數據線I／01～I／08與同一地址的8位存儲單元相連，由這8條數據線進行數據的讀出與寫入。
從圖5-9可見，6116的24個引腳中除11條地址線、8條數據線、1條電源線Vcc和1條接地線GND外，還有3條控制線——片選信號CE、寫允許信號WE和輸出允許信號0E。這3個控制信號的組合控制6116芯片的工作方式，如表5-1所示。
2．DRAM芯片2164
DRAM2164是64KXl位的芯片，其基本特征是：
(1)存取時間為150ns／200ns(分別以2164A--15，2164A--20為標志)；
(2)低功耗，工作時最大為275mW，維持時最大為27．5mW；
(3)每2ms需刷新一遍，每次刷新512個存儲單元，2ms內需有128個刷新周期。
Intel2164A的引腳排列見圖5—11。
Intel2164A的內部功能框圖如圖5-12所示。
由圖5-12可見，2164A的片內有64K(65536)個內存單元，有64K個存儲地址，每個存儲單元存儲一位數據，片內要尋址64K個單元，需要16條地址線，為了減少封裝引腳，地址線分為兩部分——行地址和列地址，芯片的地址引腳只有8條，片內有地址鎖存器，可利用外接多路開關，由行地址選通信號RAS將先送人的8位行地址送到片內行地址鎖存器，然后由列地址選通信號CAS將后送人的8位列地址送到片內到地址鎖存器。16位地址信號選中64K存儲單元中的一個單元。
2164A芯片中的64K存儲體由4個128X128的存儲矩陣組成，每個128X128的存儲矩陣，由7條行地址和7條列地址進行選擇。7位行地址經過譯碼產生128條選擇線，分別選擇128行中的一行；7位列地址經過譯碼產生128條選擇線，分別選擇128列中的一列。7位行地址RA0～RA6(即地址總線的A0～A6)和7位列地址CA0～CA6(即地址總線的A8~A14)可同時選中4個存儲矩陣中各一個存儲單元，然后由RA7與CA7(即地址總線中的A7和A15)經1:4I／O門電路選中1個單元進行讀寫。而刷新時，只送人7位行地址同時選中4個存儲矩陣的同一行，即對4×128=512個存儲單元進行刷新。
Intel2164A的數據線是輸入和輸出分開的，由前一單元fix = v ns = "urn:schemas-microsoft-com:vml" />前一單元ferrelative="t" o:spt="75" coordsize="21600,21600"> 信號控制讀出。當 =高電平時，為讀出，所選中單元的內容經過輸出三態緩沖器，從Dout引腳讀出；當 =低電平時，為寫入，Din引腳上的內容經過輸入三態緩沖器，對選中單元進行寫入。
Intel2164A芯片無專門的片選信號，一般行選通信號和列地址選通信號也起到了片選的作用。與2164A有相同引腳的芯片有MN4164等。
三、ROM芯片的結構，工作原理及典型產品
(一)ROM芯片的組成和基本存儲單元
只讀存儲器ROM的組成框圖如圖5—13所示。它由地址譯碼器、存儲矩陣、控制邏輯和輸出電路等4部分組成。
不可改寫的ROM存儲單元見圖5—14所示。一個存儲單元由3個MOS管組成，其中T0是負載管、T1是列選開關管、T2是存儲信息的MOS管，其柵極的接通表示“0”狀態、斷開表示“1”狀態。T2管柵極的通斷是由芯片生產廠在制造過程中寫入程序時根據代碼的“0”和“1”予以熔斷或不予熔斷，MOS管T2柵極一旦熔斷后就不能再予以接通，這是不可改寫的ROM結構。
(二)EPROM芯片Intel2732A
Intel2732A是一種4KX8位的EPROM；其存取時間為250ns和200ns，在同8086—2(8MHz)CPU接口時，無需插入等待周期即可正常工作。Intel2732A的引腳排列和功能框圖如圖5—15所示。
1．引腳功能
2732A的存儲容量為4KX8位，有12條地址線A1l~A0，8條數據線O7～O0。2條控制線中，CE為芯片允許線，用來選擇芯片；OE為輸出允許線，用來把輸出數據送上數據線，只有當這兩條控制線同時有效時，才能從輸出端得到讀出的數據。
2．工作方式
2732A有6種工作方式。
(1)讀方式。2732A有兩條控制信號—— 和 ，在地址信號穩定后，只有在 和 同時為低電平時，2732A處于讀方式。
(2)待用方式。當 信號為TTL的高電平時，2732A處于待用狀態(又稱為靜止等待方式)，這時輸出端呈現高阻抗，且不受 的影響，在待用方式下，工作電流從125mA降到35mA。
(3)編程方式。當 ／Vpp引腳加上21V電壓時，2732A為編程方式，為防止瞬時的高電壓，應在 ／Vpp端與地址間接人一個0.1μF的電容器。欲寫入的數據以8位并行方式加到數據輸出引腳上，地址和數據電平與TTL相同。
當地址和數據穩定后，一個50ms、低電平有效的TTL的編程脈沖必須加到 端上，每一個這樣的脈沖控制向一個地址中寫入一個8位數據。于是編程可在任何時刻，以單地址、順序地址或隨機地址的方式、在任意的位置上進行，編程脈沖最寬可以到55ms。注意，用直流信號不能替代編程脈沖對2732A進行編程。
由于編程操作簡單，對多個并聯的2732A用同樣的數據進行編程是很方便的，可把各個2732A的相同引腳連接起來，用低電平的TTL脈沖加到并聯的 上即可。
編程之后應檢查編程的正確性，當 ／Vpp和 都為低電平時，可對編程進行檢查。
(4)編程禁止方式。當 ／Vpp加上21V電壓， 加上高電平時，處于不能進行編程方式，輸出為高阻態。
(5)Intel標識符方式。當A9引腳加上高電平， 、 為低電平時，處于Intel標識符方式，可從數據線上讀出制造廠和器件類型的編碼。
各種工作方式示于表5-2中。
(三)EPROM芯片使用時要注意的問題
為防止EPROM的永久性損壞，必須注意：
(1)Vpp端加有+25V或±21V電壓時，不能插或拔EPROM芯片，只有在關掉+25V或+21V電壓時才能插或拔。
(2)加電時，必須先加Vcc（+5V)后，再加Vpp(+25V或+21V)；關掉時，則必須先關Vpp，再關Vcc。
(3)當 為低電平時，Vpp不能在低電平和+25V(或十21V)之間轉換。