一、8位微機系統中的存儲器接口
在微機系統中，存儲器系統是必不可少的，下面以一個8位微機系統中的存儲器子系統為例，說明半導體存儲器芯片與CPU的連接方法，以及在連接時必須注意的問題。
圖5-16是一個8位微機系統中的存儲器子系統。該子系統中有4片2732EPROM組成16KB的ROM區，4片6116SRAM組成8KB的RAM區。該存儲器子系統共占有24KB的內存空間，采用8088CPU。
從圖5—16可見，在內存芯片選定后，內存芯片同CPU的連接是構筑存儲器子系統的主要工作，有三部分內容：
(1)地址線的連接。可以根據所選用的半導體存儲器芯片地址線的多少，把CPU的地址線分為芯片外(指存儲器芯片)地址和芯片內的地址，片外地址經地址譯碼器譯碼后輸出，作為存儲器芯片的片選信號，用來選中CPU所要訪問的存儲器芯片；片內地址線直接接到所要訪問的存儲器芯片的地址引腳，用來直接選中該芯片中的一個存儲單元。圖5-16中，對2732而言，片外地址線為A19~A12，片內地址線為A11~A0；對6116而言，片外地址線為A19~A11，片內地址線為A10~A0。
(2)數據線的連接。圖5—16中，2732為4KX 8位芯片，6116為2KX 8位芯片，兩者都有8條數據線，可直接同8088CPU的8位數據線相連。如果采用Intel2164芯片，因該芯片為64KXl位芯片，內部只有一位數據線，必須由8片2164芯片才能構成64K字節的內存，因此8片2164的數據線必須分別同8088CPU的8條數據線相連。
(3)控制線的連接。即如何用CPU的存儲器讀寫信號同存儲器芯片的控制信號線連接，以實現對存儲器的讀寫操作，
(一)集成譯碼器及其應用
CPU要對存儲單元進行讀寫，首先要選擇存儲器芯片，即進行“片選”，然后在被選中的芯片中選擇所要讀寫的存儲單元，即進行“字選”——選擇存儲字。片選是通過地址譯碼方法來實現的。
1．74LSl38譯碼器
在微機系統中，常采用中規模集成電路芯片74LSl38作為地址譯碼器，其引腳及邏輯電路如圖5-17所示。
74LSl38是3—8線譯碼器／分配器，有三個“選擇輸入端”C、B、A，三個“使能輸人端”(又稱為“允許端”或“控制端”)G1、 ，以及8個輸出端Y0—Y7。其功能表見表5-3所示。
2．74LSl38的應用
以圖5—16的存儲器子系統為例，地址譯碼器74LSl38的“使能輸入端” 經與非門同系統的地址總線A15、A16、A17和A18相連， 同 相連，G1與A19，相連，而三個選擇輸入端C、B、A分別與A14、A13、A12相連。這樣，74LSl38譯碼器能工作的必要條件是：①存儲器操作——包括存儲器讀或寫；②A19A18A17A16A15為‘11111’。而A14A13A12的8種不同的地址組合(從‘000’到‘111’)，分別對應于與 — 個輸出端相連的8個半導體存儲器芯片的地址范圍。
據此分析，4片2732芯片的編號為EPROMl、EPROM2、EPROM3和EPROM4，4片6116芯片的編號為SRAMl、SRAM2、SRAM3和SRAM4，其地址范圍的計算如表5—4：
可得8片存儲器芯片的地址范圍為
EPROMl：F8000H—F8FFFH
EPROM2：F9000H～F9FFFH
EPROM3：FA000H—FAFFFH
EPROM4：FB000H—FBFFFH
SRAMl：FC000H～FC7FFH
SRAM2：FC800H～FCFFFH
SRAM3：FD000H～FD7FFH
SRAM4：FD800H—FDFFFH
在上述計算中，注意片內地址與片外地址的劃分。對2732EPROM而言，其存儲容量為4KX8位，有12條地址線，因此CPU的20條地址線中低12位A1l—A0作為存儲器芯片的片內地址，直接與2732芯片的12條地址線相連，而高8位A19～A12為片外地址，同譯碼器的選擇輸入端C、B、A以及使能輸入端相連。對6116SRAM而言，其存儲容量為2KX8位，有11條地址線，則片內地址為11位，同CPU的A10～A0相連，而A19～A1l為片內地址，參與譯碼器譯碼。在圖5—16中， 和 兩個譯碼輸出端同地址線All或 (A11取反)經或門后作為6116的片選信號。
(二)實現片選控制的三種方法
在存儲器系統中．實現片選控制的方法有三種，即全譯碼、部分譯碼和線選。
1．全譯碼法
圖5—16所示的存儲器譯碼電路中,CPU的全部地址總線A19~A0都參與地址譯碼，因此對應于存儲器芯片中的任意單元都有唯一的確定的地址，這種片選控制方法稱為“全譯碼”。
2．部分譯碼法
如果在圖5—16的存儲器譯碼電路中，A19，不參加譯碼，即74LSl38的G1端接+5V，則Al9，不論是“0”還是“1”，只要A18～A1：滿足1111000都能選中EPROMl，則E-PROMl的地址范圍為78000H～78FFFH和F8000H—F8FFFH，那么一個存儲單元可以由兩個地址碼來選中．這種片選控制方式稱為“部分譯碼”。
3.線選法
如果在一個微機應用系統中，所要求的存儲器容量較小．而且以后也不要求擴充系統的存儲容量，例如，只要求4KB的EPROM區和4KB的SRAM區，則可不采用譯碼器芯片74LSl38。而采用如圖5—18所示的線選控制電路。
該電路中采用1片2732EPROM、2片5116SRAM構成總計8KB的存儲器系統。圖中A11—A0直接同2732的地址線相連，A10～A0直接同6116的地址相連。片選控制電路由幾片小規模集成電路芯片組成，系統的地址總線中的A11用來區分兩片6116芯片的地址范圍，地址總線的最高位A19用來劃分4KB EPROM區和4KB SRAM區的地址范圍，這樣，凡是A19為“0”的地址信號都選中SRAM區，A19為“1”的地址信號都選中EPROM。4KB的EPROM區和4KB的SRAM區分別對應于512K個地址，這樣一個存儲單元可以有128個地址來選中，凡是A19，A11～Ao這13位地址固定，A18—A12這7位地址為任意值的128種地址碼都能選中同一存儲單元，稱為“地址重疊”。
顯然，部分譯碼也存在地址重疊的問題。
（三）控制信號的連接
在存儲器系統中，SRAM通常有三條控制信號線——片選信號 、寫允許信號 和輸出允許信號 ，這些控制信號的連接如圖5—16所示， 接地址譯碼器輸出， 接讀信號線 ， 接寫信號線 。EPROM芯片常采用雙線控制，片選信號 用來選擇芯片、輸出允許信號 用來允許數據輸出。只有這兩條控制線同時有效時，才能從輸出端得到要讀出的數據。當 為高電平時，EPROM處于待用狀態(靜止等待狀態)，輸出呈現高阻抗，芯片處于低功耗狀態且不受 的影響。建議 同地址譯碼器輸出相連，以控制對各器件的選擇，而 同系統控制總線中的讀信號 相連，這樣可以保證所有未被選中的器件處于低功耗狀態。
最后還要特別指出的是，在存儲器芯片同CPU連接時要注意：①CPU總線的負載能力問題。通常CPU的總線負載能力為一個TTL器件或20個MOS器件，當總線上掛接的器件超過上述負載時，應考慮總線的驅動問題。在總線上加接緩沖器和驅動器，以增加CPU的負載能力。常用的驅動器和緩沖器有單向的74LS244，74LS367以及Intel的8282等，用于單向傳輸的地址總線和控制總線的驅動；對雙向傳輸的數據總線通常采用數據收發器74LS245或Intel的8286、8287等。②CPU的時序同存儲器芯片的存取速度的配合問題。存儲器芯片同CPU連接時，要保證CPU對存儲器的正確、可靠的存取，必須考慮存儲器的工作速度是否能同CPU速度的匹配問題。如果存儲器的速度跟不上CPU的速度，就必須在正常的CPU總線周期中插入等待周期Tw。
二、16位微機系統中的內存儲器接口
(一)16位微機系統中的奇偶分體
在16位微機系統中，CPU除了可以對字節尋址外，還必須能進行整字(16位)的讀寫，因此要求存儲器系統組織的設計能保證一次能訪問一個整字，但也能允許一次只訪問一個字節。
以8086系統為例，8086CPU有20條地址線，可直接尋址1M字節的內存儲器地址空間，由于8086CPU的數據總線是16位的，而這1M字節的存儲器地址空間是按字節順序排列的，為了能滿足一次訪問一個整字又能訪問一個字節的要求，8086系統中1M字節的存儲器地址空間實際上分成兩個512K字節的存儲體——“偶存儲體”和“奇存儲體”，偶存儲體同8086的低8位數據總線D7～D0相連接，奇存儲體同8086的高8位數據總線D15~D8相連接，地址總線的A19～A1同兩個存儲體中的地址線A18~A0相連接，最低位地址線A0和8086的”總線高允許”信號 用來選擇存儲體，如圖5-19所示(注意，圖中已將雙重總線分開表示)。A0和 對存儲體選擇的編碼表見表5-5。
(二)8088／8086的存儲器訪問操作
1．字節訪問和字訪問
8088是準16位微處理器，其外部數據總線為8位，內部寄存器和運算器為16位，一個總線周期只能訪問一個字節，要進行字操作，必須用兩個總線周期，第一個總線周期訪問低位字節、第二個總線周期訪問高位字節。
8086是16位微處理器，其外部數據總線為16位，每個存儲周期可以訪問存儲器中的8位或16位信息。當8086訪問一個整字(16位)變量時，如該變量的地址為偶地址(即字變量的低字節在偶地址單元，高字節在奇地址單元)，則8086將用一個總線周期訪問該字變量；如果該字變量的地址為奇地址（即字變量的低字節在奇地址單元，高字節在偶地址單元)，則8086要用兩個連續的總線周期才能訪問該字變量，每個周期訪問一個字節。
圖5-20字節變量與宇變量的傳送
(a)存儲器結構；(b)偶地址字節傳送；(c)奇地址字節傳送；(d)偶地址字傳送；(e)奇地址字傳送
2．“對準的”字與“未對準的”宇
從表5-4可見，8086CPU能同時訪問奇存儲體和偶存儲體中的一個字節，以組成一個存儲字，要訪問的16位字的低8位字節存放在偶存儲體中，稱為“對準的”字(aligned，又稱為“對界的”)，這是一種規則的存放字。對于“對準的”字，8086CPU只要一個總線周期就能完成對該字的訪問；當要訪問的16位字的低8位字節存放在奇存儲體中，稱該字為“未對準的”字(unaligned，又稱為“未對界的”)，這是一種非規則的存放字。必須用兩個總線周期才能訪問該宇。下面分析一個“未對準的”字的寫入過程。
在第一個總線周期中，如同對奇存儲體寫入字節一樣，送出奇地址(A0=1)，并發出 信號，然后由8086CPU把該字的低8位傳送到數據總線的高8位(注意，發生了字節交換)，寫入存儲器的奇存儲體(低8位字節)；然后，8086CPU又發出一個由該奇地址加1的偶地址，此時A0=0， ，8086CPU把該字的高8位傳送到數據總線的低8位(注意，又發生了字節交換)，寫入存儲器的偶地址區(偶存儲體)。這樣，經過兩次存儲器訪問周期，把一個“未對準的”字寫入存儲器的兩個存儲體中。注意，上述操作對程序員而言是完全透明的。這一寫入過程如圖5-20所示。